同城约会| 杂志期刊| 小说| 两性论坛| 军事电影| 两性知识| 电脑知识| 汽车| 旅游| 收藏
频道直达 - 专题 - 新闻 - 技巧 - 组网 - 开发 - 安全 - web编程 - 图像 - 操作系统 - 数据库 - 教育 - 旅游 - 健康 - 时尚 - 驱动 - 软件 - 游戏 - 多媒体 - ERP - 讨论组

英特尔处理器将引入半导体堆叠封装技术

来源:驱动之家 作者: 出处:综艺读书 2007-06-26 进入讨论组
关 键 词:

  在近日举行的Intel一年一度Research@Intel Day 007活动上,除了再次展示Tera Scale 80核每秒两万亿次运算的惊人能力外,Intel开发人员还透露了对此概念处理器的下一步研发计划,即引入半导体堆叠封装技术。

  Intel准备在Tera Scale处理器的下一代产品中,一改目前处理器核心与缓存在同一平面上的传统做法,将SRAM缓存叠放在运算核心的顶部。这样做可以将运算核心与缓存间的带宽最大化,同时降低芯片的封装面积,有利于进一步提高频率。

  Intel展示了Tera Scale处理器晶圆。图中标号一的部分是80个处理器核心,而标号2则是缓存部分。它们在同一块晶圆上制造,与传统处理器制造的区别在于,封装阶段,它们不再像图中这样平行放置,而是进行叠放。

英特尔处理器将引入半导体堆叠封装技术(图一)

英特尔处理器将引入半导体堆叠封装技术(图二)

更多文章 更多内容请看数据库处理专题专题,或进入讨论组讨论。
收藏此文】【 】【打印】【关闭
相关图文阅读
频道图文推荐
综艺读书宗旨
相关专题
·数据库处理专题 (7272篇文章)
热点标签:
阅读排行榜
最新技术文档
站内各频道最新更新文档
站内最新制作专题
热门关键字导读
Photoshop教 程照片处理 照片制作 PS快捷键 抠图
计 算 机 故 障XP系统修复
艺 术 与 设 计设计 流媒体 设计欣赏 边框
计 算 机 安 全ARP
站内频道文章精选
百度推荐,商机无限
搜索您感兴趣的内容
Web 全站
综艺电脑频道编辑信箱  告诉我们您想看的专题或文章

Google

友情互链 | 收藏本站 | 联系我们 | 在线留言 | 京ICP备08008424号|